Борис Малиновский - История вычислительной техники в лицах

Предусмотрены также векторные операции. Например, за 1 такт может быть произведено вычисление скалярного произведения векторов (в каждой линии процессоров — сумма произведений до 8 пар 16-разрядных или до 4 пар 32-разрядных чисел и, если необходимо, суммирование с результатом аналогичной операции, выполненной в предыдущем такте).

Одновременно с получением результатов основных операций в обеих линиях арифметических процессоров вырабатываются до 5 строк булевых переменных (признаки переполнения, признаки равенства результатов нулю, знаки результатов и т. д.). Специальный процессор, работающий одновременно с арифметическими процессорами, может выполнять логические операции над строками булевых переменных. В свою очередь, строки булевых переменных миут использоваться как маски для линий арифметических процессоров.

Адресация памяти осуществляется в 2 ступени: сначала формируется математический адрес путем суммирования содержимого базового регистра с 22-разрядным смещением: затем с помощью аппарата дискрипторных таблиц математический номер листа (старшие разряды математического адреса) подменяются физическим номером листа, при этом получается физический адрес. В качестве базовых и индексных используются 16 специальных регистров. Каждый пользователь имеет доступ к виртуальной памяти в 8 мегабайт, адресуемый с точностью до полуслова. К аппарату формирования физических адресов имеет доступ только операционная система; с этим аппаратом совмещен также аппарат защиты памяти.

Организация оперативной памяти позволяет за одно обращение выбирать от 2 до 64 байт одновременно, начиная от произвольного адреса. Приложение 10

СТРУКТУРА

1.. Центральная процессорная часть:

Арифметические процессоры (4,8 или 16) Восемь блоков оперативной памяти Два блока постоянной памяти Один блок оперативной памяти второго уровня Центральный коммутатор Центральное управление Мультиплексный канал.

2. Аппаратные средства поддержки операционной системы:

Центральный управляющий процессор Таблицы виртуальной трехуровневой памяти и средства поиска.

3. Абонентское сопряжение:

Стандартизованное электрическое сопряжение Программируемый интерфейс Сопрягающие процессоры (от 4 до 128).

4. Специализированная процессорная часть:

Контроллер технического управления Управляющая память гипотез Процессоры когерентной обработки (от 4 до 80).

ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

СОСТАВ

КОМПЛЕКТЫ: Внешних устройств, монтажные, ЗИП, КИП, оборудования систем охлаждения, программного обеспечения.

ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

* Без комплекта внешних устройств. ** Без двигателей системы охлаждения.

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ

ОПЕРАЦИОННАЯ СИСТЕМА — реальный масштаб времени (РМВ), режим разделения времени (РВ), пакетная обработка; — 4 задания РМВ, 16 заданий РВ; — многосеансовое выполнение до 256 заданий; — устранение последствий сбоев и резервирование.

СИСТЕМА ПРОГРАММИРОВАНИЯ И ОТЛАДКИ — ассемблеры, Т-язык; — алгоритмический язык высокого уровня, ориентированный на векторные вычисления; — интерактивный режим отладки заданий РВ и РМВ в понятиях используемого языка.

ФАЙЛОВАЯ СИСТЕМА СИСТЕМА ДОКУМЕНТИРОВАНИЯ БИБЛИОТЕКА ТИПОВЫХ ПРОГРАММ СИСТЕМА ТЕХНИЧЕСКОГО ОБСЛУЖИВАНИЯ

Рогачев Юрий Васильевич родился 18 августа 1925 года в Калининской области. В январе 1943 года был призван в Советскую Армию и направлен на Дальний Восток. В 1945 году принимал участие в войне с Японией. В 1946 году окончил курсы военных радиотехников и до 1950 года занимался обслуживанием и ремонтом радиоаппаратуры в войсках. После демобилизации в июне 1950 года поступил на работу к И.С. Бруку в лабораторию электросистем Энергетического института АН СССР им. Г.М. Кржижановского. Принимал участие в работах по созданию одной из первых ЭВМ — машины М-1. В 1952 году поступил учиться на радиотехнический факультет Московского энергетического института (МЭИ). После окончания МЭИ в марте 1958 года вернулся (по распределению) в тот же коллектив, ставший к этому времени самостоятельной организацией — Институтом электронных управляющих машин (ИНЭУМ). Работал инженером, старшим инженером, старшим конструктором, руководителем лаборатории. Принимал участие под руководством М.А. Карцева в создании машин М-4 и М-4М.

Разработка системы логических элементов, внедренная в одну из первых серийных транзисторных ЭВМ М-4М, явилась основой кандидатской диссертации, которую Ю.В.Рогачев успешно защитил в 1967 году.

С 1967 года — главный инженер созданного на базе отдела спецразработок ИНЭУМа Научно-исследовательского института вычислительны* комплексов (НИИВК). Принимал участие в создании вычислительных машин М-10, М-10М, М-13 и построении вычислительных комплексов на их основе в качестве заместителя главного конструктора, а с 1983 года — в качестве главного конструктора. В 1977 году за разработку машины М-10 в составе коллектива присуждена Государственная премия СССР.

С 1983 года — директор Научно-исследовательского института вычислительных комплексов. Награжден орденами Отечественной войны, Трудового Красного Знамени, Знак почета. В настоящее время пенсионер. Передал автору многочисленные архивные документы (в копии), освещающие жизнь и творчество М.А. Карцева.

Член-корр. АН СССР

И.С.Брук

Инженер

Б.И.Рамеев

Москва, октябрь 1948 г.

1. Общая часть 2. Программа научно-исследовательских, конструкторских и производственных работ 3. Научные и производственные связи с другими НИИ и заводами 4. Основные принципы и этапы разработки 5. Состав лаборатории 6. Методика определения количества оборудования и рабочей силы 7. Характеристика основных и вспомогательных отделений лаборатории 8. Сводная ведомость рабочей силы 9. Сводная ведомость оборудования 10. Сводная ведомость капитальных затрат 11. Материалы и детали 12. Годовой фонд заработной платы 13. Сводная ведомость годовых расходов лаборатории 14. Строительная часть