Александр Куличков - Импульсные блоки питания для IBM PC

Усилитель ошибки на элементе DA3 проводит сравнение напряжения обратной связи и опорного напряжения, уровень последнего определяется соотношением резисторов R23 и R24, подключенных между выводом IC1/14 и общим проводом. Внутренний каскад схемы IC1 формирует на выводе IC1/14 стабильное напряжение с номинальным значением +5 В. Резисторы R23 и R24 образуют делитель напряжения, средняя точка которого подключена через вывод IC1/2 к инвертирующему входу операционного усилителя DA3. На неинвертирующий вход DA3 через два резистора R46 и R47 поступает напряжение от выходов вторичных каналов напряжения со значениями +5 В и +12 В соответственно. Вход IC1/1 через параллельно соединенные резисторы R25 и R26 подключен к общему проводу вторичного питания. Величины сопротивлений резисторов R25, R26, R46 и R47, образующих делитель, подобраны таким образом, что при номинальных значениях выходных вторичных напряжений на выводе IC1/1 устанавливается напряжение чуть ниже значения +2,5 В. Этим создано некоторое начальное дифференциальное смещение на входах DA3. Усилитель DA3 работает в линейном режиме, параметры усиления определяются внутренней схемотехникой этого каскада. Питание DA3 осуществляется только от внутреннего источника с положительным значением напряжения. Следовательно, изменение выходного напряжения на DA3 может происходить только в положительной области. Для выполнения этого условия напряжение на выводе IC1/1 не должно превышать +2,5 В. Превышение этого порога приведет к тому, что на выходе DA3 установится напряжение с нулевым значением. Далее будем предполагать, что этого не происходит, и схема работает в некотором заданном для зоны регулировки диапазоне.

Итак, на входе IC1/2 – напряжение постоянное, а на вход IC1/1 поступает напряжение обратной связи, которое имеет отклонение, определяемое поведением нагрузки. На выходе усилителя DA3 формируется сигнал рассогласования, или ошибки, точность которого определяется параметрами стабильности внутреннего источника опорного напряжения микросхемы IC1. Понятно, что все его отклонения от номинала будут передаваться на IC1/2. Выход DA3 подключен к неинвертирующему входу ШИМ компаратора – DA2, на второй его вход подается пилообразное напряжение от генератора. Формы различных сигналов на входах DA2 показаны на диаграмме 3, приведенной на рис. 2.8. Линией, пересекающей «пилу», изображено напряжение на неинвертирующем входе DA2. Внешний вид результирующего сигнала на выходе DA2 представлен на диаграмме 4 (см. рис. 2.8). Видно, что импульсы положительной полярности формируются здесь в том случае, когда уровень напряжения, поданного с выхода DA3, превышает уровень линейно нарастающего напряжения на инвертирующем входе DA2. На диаграмме 4 показано, как происходит изменение длительности положительных импульсов и соответственно паузы между ними в зависимости от формы напряжения на выходе DA3. Длительность положительного импульса увеличивается по мере возрастания уровня на выходе DA3, то есть продолжительность импульса прямо пропорциональна уровню напряжения на выходе усилителя рассогласования. Последовательность импульсов подается на второй вход цифрового элемента DD1, на первый вход которого поступает импульсный сигнал с выхода DA1 – компаратора «мертвой зоны».

Элементы микросхемы IC1, работа которых описана выше, входят в аналоговую часть обработки и формирования сигналов. Необходимо отметить, что компараторы занимают здесь пограничное положение. Получая по входам аналоговые сигналы, на выходах они формируют двухуровневый сигнал. Компоненты же с буквенным обозначением DD относятся к элементам исключительно цифровой автоматики, работающими с дискретными сигналами как по входам, так и по выходам. Сигналы имеют только два уровня. В позитивной логике (этой терминологии мы будем придерживаться и далее) логической единицей принято считать значение напряжения, близкое к уровню положительного питания. Уровень логического нуля – низкий уровень, близкий к потенциалу общего провода.

Выходное состояние элемента DD1, логическое ИЛИ, принимает значение логической единицы тогда и только тогда, когда хотя бы на одном (произвольном) из его входов сигнал также имеет высокий логический уровень. Выход считается в состоянии низкого уровня, когда на все входы логического элемента типа ИЛИ подводятся напряжения также низкого уровня.

Вид импульсных сигналов на входах элемента DD1 представлен на диаграммах 2 и 4 (см. рис. 2.8). По времени начало формирования положительных импульсов на обеих диаграммах совпадает, но их длительность больше в последовательности, поступающей с выхода DA3. В данном случае выходной сигнал элемента DD1 будет совпадать с диаграммой 4. Последовательность, полученная на выходе DD1, является базовой для формирования конечного управляющего воздействия на силовые элементы усилителя мощности. Все временные соотношения конечного сигнала уже заложены в этой исходной последовательности. Выход DD1 соединен со счетным входом C динамического триггера – DD2, а также с одним из входов каждого из логических элементов DD5 и DD6.

Состояние выходов динамического триггера изменяется с поступлением положительного фронта импульса на его счетный вход. В этот момент состояние информационного входа, вывод D, «переписывается» (повторяется) на прямой выход триггера – вывод Q. Выход (-Q) всегда имеет состояние противоположное Q.

На функциональной схеме, представленной на рис. 2.7, показано, что динамический триггер DD2 (D-триггер) имеет соединение инверсного выхода с информационным входом – D. Такое подключение триггера устанавливает его в режим деления частоты импульсной последовательности, поступающей на счетный вход, на два. Срабатывание триггера, то есть изменение состояния его парафазных выходов, происходит только в момент поступления на вход C положительного фронта импульса. В это время каждый из его выходов меняет свое состояние на противоположное. Выводы Q и D соединены между собой, поэтому любое изменение состояния выхода Q передается на вход D. В результате каждый фронт, поступающий по входу C, переписывает на выходы измененный уровень входа D. Между приходом двух фронтов состояние выходов триггера сохраняется стабильным, что показано на диаграммах 5 и 6 (см. рис. 2.8). Диаграмма 5 соответствует состоянию прямого выхода триггера – вывод Q, а диаграмма 6 – изменению состояния инверсного выхода – вывод (-Q). Переключение триггера происходит по положительным фронтам последовательности диаграммы 4.

Процесс цифрового деления исходной частоты на два имеет важную особенность: независимо от вида (временных соотношений импульсов и пауз) входного импульсного сигнала, в последовательности, полученной в результате деления, длительности импульсов и пауз будут равны (см. диаграммы 5 и 6 на рис. 2.8).