В. Днищенко - 500 схем для радиолюбителей. Дистанционное управление моделями

Рис. 6.8. Принципиальная схема дешифратора

Рис. 6.9. Печатная плата

На элементах DA1.1, DA1.2 выполнен усилитель сигнала, обеспечивающий чувствительность схемы порядка 10–30 мВ, что обеспечивает возможность подключения дешифратора непосредственно к выходу, например сверхрегенеративного каскада. Выходные сигналы дешифратора имеют уровни КМОП-логики.

6.2.1. Двухканальный дешифратор

Задачей любого дешифратора команд является выделение из выходного сигнала радиоприемника канальных импульсов прямоугольной формы и стандартной амплитуды. Длительность выделенных импульсов должна быть равна длительности соответствующих командных импульсов, сформированных в передатчике. Простейший дешифратор, схема которого приведена на рис. 6.10, предназначен для совместной работы с двухканальными шифраторами, описанными в разделе 2.3.1–2.3.3 .

Рис. 6.10. Принципиальная схема двухканального дешифратора

Поскольку все рассмотренные ранее приемники имеют на выходе устройства, доводящие амплитуду выходных сигналов до стандартных уровней микросхем КМОП-логики, дешифратор рассчитан на работу с входными сигналами амплитудой не менее 80 % от величины питающего напряжения.

Схема представляет собой, по сути, триггер Шмидта, с которого снимаются прямой (вывод 11 ) и инверсный (вывод 10 ) сигналы. Напомним, что у соответствующих шифраторов (представляющих собой различные типы мультивибраторов) командные импульсы первого канала есть не что иное, как положительные импульсы мультивибратора, а командные импульсы второго канала — паузы между ними: прямой сигнал на выходе триггера, очевидно, и есть командный сигнал первого канала, а инверсный — соответственно второго.

Соотношение величин резисторов R1, R2 определяет величину «гистерезиса» и чувствительность триггера. При указанных на схеме номиналах требуемая минимальная амплитуда входного сигнала составляет 4 В, а «гистерезис» — 1,5 В. Наладки дешифратор не требует. Печатная плата ввиду простоты ее разводки не приводится.

6.2.2. Многоканальные дешифраторы

Принципиальная схема

При описании схем приемников в разделах 5.5.6, 5.5.8 и 5.5.9 рассмотрены три варианта многоканальных дешифраторов, которые с успехом можно использовать с любыми другими приемниками. Подробно изложен принцип их работы и порядок настройки. Приведены печатные платы этих дешифраторов (в составе соответствующих приемников), но, при необходимости, эти «шпаргалки» облегчат изготовление и автономных вариантов дешифраторов.

В данном разделе рассмотрим еще один, достаточно универсальный вариант дешифратора на базе сдвоенного компаратора. Его принципиальная схема приведена на рис. 6.11.

Рис. 6.11. Многоканальный дешифратор

Сигнал с выхода приемника любого типа подается на вход дешифратора. Приведенный на рисунке вариант рассчитан на работу с отрицательными входными импульсами. Компаратор, собранный на верхней части микросхемы, обеспечивает формирование на своем выходе (вывод 1 DA1) положительных импульсов, длительность которых определяется длительностью принятых командных импульсов, а амплитуда практически равна напряжению питания схемы. Этот сигнал подается на счетный вход (вывод 14) канального распределителя, реализованного на микросхеме DD1.

Через диод VD1 первый же из этих импульсов заряжает конденсатор С3 до амплитудного значения. В результате на выводе 7 DA1 устанавливается нулевой потенциал. В паузах между импульсами конденсатор С3 разряжается через резистор R8.

Постоянная времени выбрана такой, что напряжение на конденсаторе не успевает уменьшиться до опорного напряжения, установленного на прямом входе компаратора (вывод 5 ) за время даже самого длинного командного импульса. За время же синхропаузы конденсатор успевает разрядиться, на выводе 7 компаратора появляется положительный скачок напряжения, который через дифференцирующую цепь C4R10 подается на вход обнуления счетчика (вывод 15 ), подготавливая его к следующему циклу работы.

Для обеспечения работы дешифратора с положительными входными импульсами, элементы C1, R1, R2 необходимо подключить к выводу 3 микросхемы DAI, a R3, R4, С2 — к выводу 2 . Величину резистора R3 при этом нужно уменьшить до 91 кОм.

Детали и конструкция

Печатная плата дешифратора изображена на рис. 6.12. Конденсатор С3, определяющий постоянную времени в схеме выделения синхропаузы, должен быть пленочным. К остальным деталям никаких особых требований не предъявляется.

Рис. 6.12. Печатная плата

Настройка

Настройка дешифратора сводится к установке порога срабатывания компаратора с помощью потенциометра R4. Осциллограф подключается к выводу 1 DA1, а вход дешифратора — к выходу работающего приемника. Вращением оси потенциометра необходимо добиться появления на экране осциллографа хаотичных прямоугольных импульсов, что будет свидетельствовать о срабатывании компаратора от выходных шумов приемника.

Далее, уводя движок потенциометра вверх по схеме, необходимо «загрубить» чувствительность до пропадания этих импульсов. Напряжение на выходе компаратора при этом должно установиться практически равным нулю. При поступлении на вход приемника сигналов передатчика, на выходе компаратора появляются прямоугольные граничные импульсы.

Распределитель импульсов на микросхеме DD1 в настройке не нуждается.

Управление кинематическими параметрами на борту модели (по сигналам с дешифратора) производится исполнительными устройствами. Рассмотрены основные типы таких устройств — регуляторы хода и рулевые машинки.

Основные положения

Сигналы на выходе дешифраторов дискретной аппаратуры могут быть двух типов. Либо это высокий потенциал, сохраняющийся только на время нажатия соответствующей кнопки управления на пульте передатчика, либо высокий потенциал, сохраняющийся длительное время до повторного нажатия командной кнопки.